# 日本国特許庁 JAPAN PATENT OFFICE

26. 3. 2004

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2003年 3月26日

出 願 番 号 Application Number:

特願2003-086499

[ST. 10/C]:

[JP2003-086499]

出 願 人 Applicant(s):

独立行政法人 科学技術振興機構

REC'D 2 1 MAY 2004

WIPO POT

## PRIÓRITY DOCUMENT

SUBMITTED OR TRANSMITTED IN COMPLIANCE WITH RULE 17.1(a) OR (b)

2004年 4月28日

特許庁長官 Commissioner, Japan Patent Office 今 井 康



【書類名】

特許願

【整理番号】

P03-0171

【特記事項】

特許法第30条第1項の規定の適用を受けようとする特

許出願

【提出日】

平成15年 3月26日

【あて先】

特許庁長官 殿

【国際特許分類】

H01L 21/00

【発明の名称】

スピン依存伝達特性を有するトランジスタを用いた再構

成可能な論理回路

【請求項の数】

48

【発明者】

【住所又は居所】

東京都北区滝野川1-21-6 111号

【氏名】

松野 知紘

【発明者】

【住所又は居所】

神奈川県横浜市中区本牧原21-1-603

【氏名】

菅原 聡

【発明者】

【住所又は居所】

埼玉県さいたま市井沼方647-6-201

【氏名】

田中 雅明

【特許出願人】

【識別番号】

396020800

【氏名又は名称】

科学技術振興事業団

【代理人】

【識別番号】

100091096

【弁理士】

【氏名又は名称】 平木 祐輔

【選任した代理人】

【識別番号】 100102576

【弁理士】

【氏名又は名称】 渡辺 敏章

【選任した代理人】

【識別番号】 100108394

【弁理士】

【氏名又は名称】 今村 健一

【手数料の表示】

【予納台帳番号】 015244

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

### 【書類名】 明細書

【発明の名称】 スピン依存伝達特性を有するトランジスタを用いた再構成可能 な論理回路

### 【特許請求の範囲】

【請求項1】 伝導キャリアのスピンの向きに依存する伝達特性を有する第 1のトランジスタ(以下、「スピントランジスタ」と称する。)を含む回路であって、

前記伝導キャリアのスピンの向きを変えることにより変化する前記第1のトランジスタの伝達特性を変化させることにより動作点を移動させて機能を再構成することができる回路。

【請求項2】 第1の端子であって、前記動作点が前記第1の端子の電位により決められる第1の端子を充電するための第1の回路群と、前記第1の端子を放電するための第2の回路群とを有しており、前記第1の端子の電位を出力電圧とする回路であって、前記第1の回路群と前記第2の回路群とのいずれか一方、あるいは両方に前記スピントランジスタを含む請求項1に記載の回路。

【請求項3】 前記スピントランジスタの伝達特性を制御することにより前記第1の端子の電位を定めて前記動作点を決定することを特徴とする請求項2に記載の回路。

【請求項4】 入力キャパシタンスの容量により重み付けされた複数の入力信号に基づきアナログ信号を出力する第2のトランジスタ(以下、「νMOS」と称する。)によって入力信号が入力される請求項3に記載の回路。

【請求項5】 前記複数の入力信号のそれぞれが略等しくなるように重み付けされていることを特徴とする請求項4に記載の回路。

【請求項6】 前記スピントランジスタの伝達特性の変化に基づき、前記第1の端子に生じる電位を"0"と"1"の出力に切り分ける閾値を設定することを特徴とする請求項1から5までに記載の回路。

【請求項7】 請求項1から6までに記載の回路の出力端子に、ある定められた閾値をもつA/Dコンバータを接続されていることを特徴とする回路。

【請求項8】 請求項1から6までのいずれか1項に記載の回路の出力端子

に、可変の閾値をもつA/Dコンバータを接続されていることを特徴とする回路。

【請求項9】 前記可変の閾値をもつA/Dコンバータは、前記スピントランジスタを含んで構成されていることを特徴とする請求項8に記載の回路。

【請求項10】 前記第1の回路群と前記第2の回路群とによりE/E構成を有している、または、前記第1の回路群および前記第2の回路群ともにそれぞれE/E構成を有していることを特徴とする請求項2から9までのいずれか1項に記載の回路。

【請求項11】 前記第1の回路群と前記第2の回路群とによりE/D構成を有している、または、前記第1の回路群および前記第2の回路群ともにそれぞれE/D構成を有していることを特徴とする請求項2から9までのいずれか1項に記載の回路。

【請求項12】 第1導電型のトランジスタと、第1導電型の前記 $\nu$ MOSが、それぞれ前記第1の回路群または前記第2の回路群であり、前記トランジスタ又は前記 $\nu$ MOSのうち少なくともいずれか一方が伝導キャリアのスピンに依存する伝達特性を有していることを特徴とする請求項10又は11に記載の回路。

【請求項13】 AおよびBの2入力を前記 ν MOSの入力とすることを特徴とする請求項12に記載の回路。

【請求項14】 前記第1導電型はn型であり、前記第1の回路群が前記 ν MOSであり、前記第2の回路群が、

前記第1の端子に、ソース接地されたn型スピントランジスタのドレインを接続し、該n型スピントランジスタのゲートに前記A=B=1の場合にのみ前記n型スピントランジスタをオンさせるレベルシフト回路を接続することにより前記第1の端子を放電することを特徴とする回路群である請求項12又は13に記載の回路。

【請求項15】 前記第1導電型はp型であり、前記第2の回路群が前記 ν MOSであり、前記第1の回路群が、

前記第1の端子に、ソースが電源電圧に接続されたp型スピントランジスタの

ドレインを接続し、該p型スピントランジスタのゲートに前記A=B=0の場合にのみ前記p型スピントランジスタをオンさせるレベルシフト回路を接続することにより前記第1の端子に電荷を充電することを特徴とする回路群である請求項12又は13に記載の回路。

【請求項16】 前記レベルシフト回路は、前記A及びBの2入力 $\nu$ MOSと、一定電圧 ( $V_{b2}$ ) がゲートに入力されソースが接地又は電源電圧に接続されたMOSトランジスタとの直列接続を有していることを特徴とする請求項14又は15に記載の回路。

【請求項17】 前記第1導電型はn型であり、前記第1の回路群が前記トランジスタで、前記第2の回路群が、

前記第1の端子に、ソース接地されたn型スピントランジスタのドレインを接続し、該n型スピントランジスタのゲートに前記A=B=0の場合にのみ前記n型スピントランジスタをオンさせるインバータを接続することにより前記第1の端子を放電することを特徴とする回路群である、請求項12又は13に記載の回路。

【請求項18】 前記第1導電型はp型であり、前記第2の回路群が前記トランジスタで、前記第1の回路群が、

前記第1の端子に、ソースが電源電圧に接続されたp型スピントランジスタのドレインを接続し、該p型スピントランジスタのゲートに前記A=B=1の場合にのみ前記p型スピントランジスタをオンさせるインバータを接続することにより前記第1の端子に電荷を充電することを特徴とする回路群である請求項12又は13に記載の回路。

【請求項19】 前記インバータは、ソースが接地又は電源電圧に接続された前記A及びBの2入力 ν MOSと、負荷と、の直列接続を有していることを特徴とする請求項17又は18に記載の回路。

【請求項20】 請求項12または13に記載された回路における前記第1の端子を入力とするA/Dコンバータを含むことを特徴とするNAND/NOR 又はAND/OR論理回路。

【請求項21】 請求項14から16までのいずれか1項に記載された回路

における

前記第1の端子を入力とするA/Dコンバータ

を有するNAND/NOR/XNOR論理回路またはAND/OR/XOR論理回路。

【請求項22】 請求項17から19までのいずれか1項に記載された回路における

前記第1の端子を入力とするA/Dコンバータとを有するAND/OR/XNOR論理回路またはNAND/NOR/XOR論理回路。

【請求項23】 さらに、前記A/Dコンバータの出力を入力とするインバータを有する請求項21又は22に記載の全2入力対称関数論理回路。

【請求項24】 前記第1の回路群と前記第2の回路群とにより、または、前記第1の回路群および前記第2の回路群のそれぞれが、CMOS構成を有していることを特徴とする請求項2から9までのいずれか1項に記載の回路。

【請求項25】 前記第1の回路群はスピントランジスタから構成される第 1導電型の第1のνMOSであり、前記第2の回路群はスピントランジスタから 構成される前記第1導電型とは異なる第2導電型の第2のνMOSであり、

前記第1のνMOSと前記第2のνMOSとが、互いのドレイン端子を共通に して直列接続されたCMOS構造と、

共通の前記ドレイン端子に形成された第1の端子と を有する請求項24に記載の回路。

【請求項26】 AおよびBの2入力を、前記第1および第2のνMOSの入力とすることを特徴とする請求項25に記載の回路。

【請求項27】 前記第1導電型はp型であり、前記第2の回路群は、

前記第1の端子に、ソース接地されたn型スピントランジスタのドレインを接続し、該n型スピントランジスタのゲートに前記A=B=0の場合にのみ前記n型スピントランジスタをオンさせる第1のインバータを接続することにより前記第1の端子を放電することを特徴とする請求項25又は26に記載の回路。

【請求項28】 前記第1導電型はp型であり、前記第1の回路群は、 前記第1の端子に、ソースが電源電圧に接続されたp型スピントランジスタの ドレインを接続し、該p型スピントランジスタのゲートに前記A=B=1の場合にのみ前記p型スピントランジスタをオンさせる第2のインバータを接続することにより前記第1の端子を充電することを特徴とする請求項25又は26に記載の回路。

【請求項29】 前記第1導電型はp型であり、 前記第2の回路群は、

前記第1の端子に、ソース接地された前記n型スピントランジスタのドレインを接続し、該n型スピントランジスタのゲートにA=B=0の場合にのみ前記n型スピントランジスタをオンさせる第1のインバータを接続することにより前記第1の端子を放電することを特徴とし、

前記第1の回路群は、

前記第1の端子に、ソースが電源電圧に接続された前記p型スピントランジスタのドレインを接続し、該p型スピントランジスタのゲートに前記A=B=1の場合にのみ前記p型スピントランジスタをオンさせる第2のインバータを接続することにより前記第1の端子を充電することを特徴とする請求項25または26に記載の回路。

【請求項30】 請求項25または26に記載された回路における前記第1の端子を入力とするA/Dコンバータを含むことを特徴とする2入力AND/OR論理回路またはNAND/NOR回路。

【請求項31】 請求項27に記載の回路における前記第1の端子を入力とするA/Dコンバータを含むことを特徴とする2入力AND/OR/XNOR論理回路またはNAND/NOR/XOR回路。

【請求項32】 請求項28に記載の回路における前記第1の端子を入力とするA/Dコンバータを含むことを特徴とする2入力AND/OR/XOR論理回路またはNAND/NOR/XNOR回路。

【請求項33】 さらに、前記A/Dコンバータの出力とその入力が接続される第3のインバータを有する請求項31又は32に記載の全2入力対称関数論理回路。

【請求項34】 請求項29に記載の回路における前記第1の端子を入力と

するA/Dコンバータを含むことを特徴とする全2入力対称関数論理回路。

【請求項35】 前記インバータは、ソースが接地された前記A及びBの2入力n型νMOSと、ソースが電源電圧に接続された前記A及びBの2入力p型νMOSと、の直列接続を有していることを特徴とする請求項27から29までのいずれか1項、又は、請求項31から34のいずれか1項に記載の回路。

【請求項36】 第1導電型の ν MOSと、前記第1導電型と同じ導電型の MOSトランジスタと、がそれぞれ前記第1の回路群または前記第2の回路群で あることを特徴とする請求項10または24に記載の回路。

【請求項37】 A及びBの2入力を前記 ν MOSの入力とすることを特徴とする請求項36に記載の回路。

## 【請求項38】 前記第2の回路群は

前記第1の端子に、ソース接地されたn型スピントランジスタのドレインを接続し、該n型スピントランジスタのゲートに前記A=B=1の場合にのみ前記n型スピントランジスタをオンさせるレベルシフト回路を接続することにより前記第1の端子を放電することを特徴とする請求項36又は37に記載の回路。

## 【請求項39】 前記第1の回路群は

前記第1の端子に、ソースが電源電圧に接続されたp型スピントランジスタのドレインを接続し、該p型スピントランジスタのゲートに前記A=B=0の場合にのみ前記p型スピントランジスタをオンさせるレベルシフト回路を接続することにより前記第1の端子に電荷を充電することを特徴とする請求項36又は37に記載の回路。

【請求項40】 前記第2の回路群は、前記第1の端子に、ソース接地された n型スピントランジスタのドレインを接続し、該 n型スピントランジスタのゲートに前記A=B=1の場合にのみ前記 n型スピントランジスタをオンさせるレベルシフト回路を接続することにより前記第1の端子を放電することを特徴とし

前記第1の回路群は、前記第1の端子に、ソースが電源電圧に接続されたp型スピントランジスタのドレインを接続し、該p型スピントランジスタのゲートに前記A=B=0の場合にのみ前記p型スピントランジスタをオンさせるレベルシ

フト回路を接続することにより前記第1の端子を充電することを特徴とする請求 項36又は37に記載の回路。

【請求項41】 請求項36または37に記載された回路における前記第1の端子を入力とする閾値が可変のA/Dコンバータを含むことを特徴とするNAND/NOR論理回路またはAND/OR論理回路。

【請求項42】 請求項38に記載された回路における前記第1の端子を入力とする閾値が可変のA/Dコンバータを含むことを特徴とするNAND/NOR/XNOR論理回路またはAND/OR/XOR論理回路。

【請求項43】 請求項39に記載された回路における前記第1の端子を入力とする閾値が可変のA/Dコンバータを含むことを特徴とするNAND/NOR/XOR論理回路またはAND/OR/XNOR論理回路。

【請求項44】 さらに、前記A/Dコンバータの出力とその入力が接続されるインバータを有する請求項42又は43に記載の全2入力対称関数論理回路

【請求項45】 請求項40に記載の回路における前記第1の端子を入力とする閾値が可変のA/Dコンバータを含むことを特徴とする全2入力対称関数論理回路。

【請求項46】 前記レベルシフト回路は、前記A及びBの2入力 ν MOSと、一定電圧(Vb2)がゲートに入力されソースが接地又は電源電圧に接続されたMOSトランジスタとの直列接続を有していることを特徴とする請求項38から40までのいずれか1項、又は42から45までのいずれか1項に記載の回路。

【請求項47】 前記閾値が可変のA/Dコンバータは、スピントランジスタで含んで構成されていることを特徴とする請求項41から46までのいずれか1項に記載の回路。

【請求項48】 伝達特性可変の第1のトランジスタを含む回路であって、前記第1のトランジスタの伝達特性を変化させることにより動作点を移動させて機能を再構成することができる回路。

## 【発明の詳細な説明】

### [0001]

### 【発明の属する技術分野】

本発明は、機能を再構成可能な論理回路に関し、より詳細には、伝導キャリアのスピンの向きに依存する伝達特性を有するトランジスタ(以下、「スピントランジスタ」と称する。)と、ディジタル入力に基づいてアナログ出力を行うトランジスタ(以下、「νMOS」と称する。)とを用いた再構成可能な論理回路に関する。

### [0002]

### 【従来の技術】

近年、ユーザのプログラムによって機能が可能な再構成可能な(リコンフィギャラブル)論理回路が注目されている。例えば、現在では、これをLSI技術で実現したField Programmable Logic Array(FPGA)が用いられることが多い(例えば非特許文献 1 参照)。従来は、FPGAは製品の試作や多品種少数部品に用いられてきたが、最近では納期の早さが注目されており製品開発のサイクルの短い携帯電話などモバイル機器における最終部品としても組み込まれている。また近年、ハードウェアの入れ替え可能な情報機器のキーデバイスとしても研究が行われている。

### [0003]

FPGAの構成にはいくつかあるが、その中でも比較的大規模化が可能であり柔軟性も高い、SRAMによる真理値表参照型(Look Up Table (LUT) 方式)FPGAが多く採用されている。この構成は、任意の関数を実現できるLUTと記憶素子とからなる小規模の論理ブロックをマトリックス状に配置し、そのブロック同士をスイッチ(例えばパストランジスタ)により変更可能な配線で接続するものである(図53(A)参照)。

## [0004]

LUTのレジスタに書き込む値と配線のスイッチを書き換えることで所望の論理回路を実現する。論理ブロックは、LUTと同期をとるためのフリップフロップ(FF)からなる(図53(B))。LUTには、与えられた入力のパターンとアドレスとを対応させるためのデコーダ回路、そのアドレスのレジスタに値を

記憶するためのメモリ(SRAMセル)が含まれる。図53(C)には2入力対 称関数が実現できるLUT回路の例を示した。

### [0005]

SRAMは揮発性メモリであり、電源を切ると記憶情報が失われる。そこで、データの保持が必要な製品に組み込む場合は、外部に不揮発性メモリ(例えばEPROM)を用意しておき、電源を再投入する毎にその情報をロードして用いる

### [0006]

最近、LUT方式FPGAとはまったく異なる原理に基づく再構成可能な論理回路として、論理回路ブロックにνMOSベースの回路を用いる研究がなされている(例えば、非特許文献2参照)。νMOSを用いると、対称関数が効率よく実現できる。LUT方式と比べて機能は限定されるが、論理設計においては対称関数が多く出現すること、LUT方式より低コストで実現できること、などから注目されている。

### [0007]

図54は、2入力対称関数が実現可能な論理回路の構成例を示す図である。この論理回路は、3つのプレインバータ201、203及び205と、1つのメインインバータ207とを有している。これらのインバータは、入力部がνMOSにより構成されており、複数の等しい容量を介して複数のディジタル値が入力される。また、各インバータ201、203、205及び207においては、論理閾値が異なっており、図中、k/nと記載されている場合は、そのインバータへの入力数がnであり、論理閾値がkであることを表している。

## [0008]

A、Bが入力で、 $C_k$ (k=0、1、2)がディジタル制御信号である。この  $C_k$ により、メインインバータ 2 0 7への入力を操作することにより、任意の対 称関数が実現する。この回路の動作は、 $C_k$ = "1" とすると入力中 "1" の数が k 個のときのみ出力が "0" となり、それ以外の場合は出力が "1" となる。例 えば、 $C_0$ = $C_2$ = "1"、 $C_1$ = "0" とすると、 "1" の数が 0 個(A=B= "0")と、 "1" の数が 2 個(A=B= "1")のとき出力が "0" で、 "1

"の数が1個(A or B="1")のとき出力が"1"のXOR論理回路となる

### [0009]

### 【非特許文献1】

末吉敏則:プログラマブルロジックデバイス, 電子情報通信学会技術 研究報告, Vol. 101, No. 633, pp. 17 (2002) 。

### 【非特許文献2】

澤田宏、青山一生、名古屋彰、中島和夫:ニューロンMOSを可変論理部に用いた再構成可能デバイスに関する検討,電子情報通信学会技術研究報告, Vol. 99, No. 481, pp. 79 (1999)

### [0010]

### 【発明が解決しようとする課題】

以上に説明したFPGAの論理ブロックには以下に述べる問題がある。すなわち、LUT方式、νMOSベース論理ブロックには、特に不揮発性および素子数 (面積) に関して、それぞれ以下のような課題がある。

### [0011]

まず、LUT方式の論理ブロックの課題に関して説明する。LUT方式では、回路の機能自体には論理を再構築するための書き換え能力はなく、レジスタの値を参照するものであり、本質的にはランダムアクセスメモリである。そのため、SRAMの揮発性に由来する問題点が存在する。すなわち、SRAMは揮発性のメモリであり、電源を切るとデータが失われてしまう。製品に組み込む場合は、データを保持するために外部に膨大な量の不揮発性メモリが必要であり、全体の面積が大きくなるばかりか、電源再投入の際の立ち上げ時間が長くなり、消費電力が増大するという問題もある。

### [0012]

また、論理ブロック内部にも、たとえばデコーダ及び6つのトランジスタから成るSRAMセルを構成するために多くの素子(2入力対称関数の場合、例えば図53(C)の回路であれば40のトランジスタ)が必要であり、論理ブロックの占有面積が大きくなるという問題点がある。その結果、1チップ内に集積化で

きる機能が制限されてしまう。

### [0013]

次に、νMOSベースの論理プロックの課題について説明する。LUT方式と 異なり、制御信号により回路の動作を書き換えることができるため、2入力では 素子数は8個のトランジスタ及び14個のキャパシタが必要であり、LUT方式 に比べて約半分の素子数で同等の回路を構成することが可能である。しかしなが ら、νMOSに用いるキャパシタの占有面積は小さくなく、例えばトレンチ構造 のキャパシタがトランジスタと同程度の面積を実現できたとしても、結局は22 個のトランジスタ相当分の面積が必要となる。また、回路の機能を維持するため に、使用中は、常に制御信号を与え続けなければならない。制御信号の数だけの 外部電圧とそれを制御するための複雑な制御回路(コントローラ)が必要となる 。また、不揮発的に機能を記憶することはできないため、LUT方式と同様の問 題がある。

本発明の目的は、不揮発で再構成可能な回路を少ない素子数で実現することにより、回路の小型化、低消費電力化を図ることである。

### [0014]

## 【課題を解決するための手段】

本発明に係る回路には、νMOSと内部に強磁性体を含むスピントランジスタとを用いている。νMOSにより、ディジタル情報をアナログ信号に変換し、スピントランジスタの磁化状態を制御してトランジスタの駆動力を変化させることにより、回路の動作点を操作して機能を書き換える。素子の特性を変化させるという点で、完全にハードウェア的に機能が書き換えられる新しい概念に基づく回路である。νMOSとスピントランジスタとを組み合わせ、アナログ的な情報処理を行うことで素子の数を少なくできる。しかもスピントランジスタ中の強磁性体により回路の機能を不揮発的に記憶できるデバイスである。LUT方式において、論理ブロック中のLUTを提案する回路で置き換えたFPGAを構成することにより上記の課題を解決できる。

## [0015]

不揮発性に関して説明する。回路の機能は、スピントランジスタ内部の強磁性

体の磁化状態により決定されるため、電源を切っても磁化状態は変わらず不揮発性を有する。そのため、従来のFPGAにおいて必要な外部の不揮発性メモリのうち、論理ブロック部に関する素子が不要となる。製品の小型化に関して有利であり、さらに、立ち上げに要する時間も短縮される。

### [0016]

回路中に素子数は、本発明に係る回路では、9~11のトランジスタと2のキャパシタ(9~11Tr・2C)であり、素子数は、LUT方式の3分の1以下に減少する。νMOSベースの論理ブロックと比べても半分程度の素子数である。外部の不揮発性メモリは配線部に関するもののみでよいので、全体で素子の数は従来の回路と比べて非常に少なくなる。

### [0017]

本発明の一観点によれば、伝導キャリアのスピンの向きに依存する伝達特性を有する第1のトランジスタ(スピントランジスタ)を含む回路であって、前記伝導キャリアのスピンの向きを変えることにより変化する前記第1のトランジスタの伝達特性を変化させることにより動作点を移動させて機能を再構成することができる回路が提供される。

### [0018]

前記回路の出力端子に、A/Dコンバータを接続してアナログの動作点をディジタル論理レベルに変換するが、前記A/Dコンバータにスピントランジスタを含めることにより、スピントランジスタの磁化状態により2つまたは3つの可変な閾値を設定することによっても機能を再構成することができる。

## [0019]

尚、上記スピントランジスタの代わりに、他の伝達特性可変の第1のトランジスタを用いて回路を構成することもできる。この場合でも、前記第1のトランジスタの伝達特性を変化させることにより動作点を移動させて機能を再構成することができる。尚、ここでいう伝達特性可変とは、例えば $V_{ds}$ や $V_{gs}$ などの外部バイアス以外の物性量を変化させることで、トランジスタの伝達特性を不揮発的に変化させることができることを意味する。これにより、同じ条件でバイアスを加えても出力特性が異なる。このようなトランジスタは例えば強磁性体や強誘電体

を用いることやフローティングゲート技術を用いることにより実現できる。上述 したスピントランジスタはこのような伝達特性可変のトランジスタの1つである

### [0020]

### 【発明の実施の形態】

図1(A)、(B)を参照して本発明に係る回路の基本構成についてまず説明を行う。図1(A)、(B)に示すように、本発明に係る回路は、端子 $V_m$ (以下では" $V_m$ "を端子名としても用いるが、その電位としても用いることがある。)と、その端子 $V_m$ における寄生容量および次段の入力容量を充電するための回路群Pと、放電するための回路群Qと、入力信号A、Bの値によって決まり、次段の回路には依存せずに決まるアナログ電圧 $V_m$ をディジタル論理レベルに増幅するA-Dコンバータとを主要構成要素とする。

### [0021]

図1(A)に示すように、回路群Pと回路群Qのうち少なくとも一方にスピントランジスタが含まれ、その駆動力(充電/放電しようとする能力)を制御できる。そのため、A、Bが同じ値であっても、スピントランジスタの磁化の状態によって異なる $V_m$ をとる。スピントランジスタの磁化の状態によって生じる $V_m$ の変化を、ある一定の閾値を持つA/Dコンバータ又はスピントランジスタを用いた可変閾値のA/Dコンバータにより、ディジタル論理レベルに増幅することにより、再構成可能な論理回路となる。

### [0022]

図1 (B) に示す回路は、等しく重み付けされた2入力νMOSを用いている。対称関数においては、入力信号A、Bは、それぞれ区別する必要がないため、等しく重み付けされた2入力νMOSを用いることにより効率良く回路群に入力することができる。

## [0023]

本発明に係る回路は、強磁性金属又は強磁性半導体等の強磁性体を内部に含み、伝導キャリアのスピンの向きによって伝達特性を制御できるトランジスタ (以下、スピントランジスタと称する。)を用いた不揮発性の再構成可能な回路、主

として論理回路である。スピントランジスタと v MOSとを組み合わせ、少ない素子数で2入力の対称関数を実現することができる。

### [0024]

まず、スピントランジスタについて説明する。スピントランジスタは、磁化の向きを磁場等によって独立に制御できる強磁性体(フリー層)と磁化の向きを固定した強磁性体(ピン層)を少なくとも一つずつ有し、フリー層の磁化の向き変えることによってフリー層とピン層との相対的な磁化状態を平行磁化又は反平行磁化にすることができるトランジスタである。

### [0025]

スピントランジスタでは、スピン依存散乱、スピン依存トンネル効果、スピンフィルタ効果等のキャリアスピンの向きと強磁性体の磁化の向きとに依存した伝導現象によってトランジスタ内の磁化状態に応じた出力特性を実現することができる。従って、スピントランジスタでは、同一バイアス下であってもスピントランジスタ内に含まれるフリー層とピン層との相対的な磁化の向きによってトランジスタの伝達特性を制御することができる。

### [0026]

以下に、スピントランジスタについて、MOS型トランジスタを例にして説明する。スピンに依存する伝導現象以外のトランジスタ動作は通常のMOSトランジスタと同等の動作原理に基づき、その出力特性はグラジュアルチャネル近似に従うものとする。

### [0027]

図2 (A) は、MOS型のスピントランジスタ (以下、「SMOS」と称する。)の構造例を示す図である。図2 (A) に示すように、SMOS (A) は、半導体(基板) 1上に形成されており、ソース電極3とドレイン電極5とが強磁性体により形成されている点以外は、ゲート絶縁膜11上にゲート電極7が形成されている点を含めて通常のMOSトランジスタと同様の構造を有している。以下、強磁性体のソース電極と強磁性のドレイン電極とを、それぞれ強磁性ソース3と強磁性ドレイン5と略記する。尚、図において、FMは強磁性金属を、FSは強磁性半導体を意味する。

### [0028]

強磁性ソース3は、スピン偏極キャリアを半導体1中のゲート下に形成された チャネルに注入するスピンインジェクタとして働く。また、強磁性ドレイン5は チャネルに注入されたスピンの向きを電気信号として検出するスピンアナライザ として働く。強磁性体として強磁性金属(FM)を用いる場合では、半導体(基 板)1とのショットキー接合を用いて強磁性ソース3と強磁性ドレイン5とを形 成する。ゲート電極7に対してゲート電圧を印加することにより半導体層中にチャネルを形成し、ショットキー障壁を介して強磁性ソース3からチャネルにスピン偏極キャリアを注入する。

### [0029]

注入されるスピン偏極キャリアはチャネルを通って強磁性ドレイン5に到達する(簡単のため、チャネルに注入されたスピン偏極キャリアのゲート電界による Rashba効果を無視する)。ソースードレイン間が平行磁化を持つ場合は、強磁性ドレイン5に注入されたスピン偏極キャリアは、スピン依存散乱を受けることはなくドレイン電流となるが、反平行磁化を持つ場合は、強磁性ドレイン5でスピン依存散乱による抵抗を受ける。従って、このトランジスタAではソースードレイン間の相対的な磁化の向きによって電流駆動力が異なる。

### [0030]

強磁性半導体(FS)をソースとドレインとに用いれば、通常のMOSトランジスタと同様に、半導体1とのpn接合による強磁性ソース 3 および強磁性ドレイン 5 を形成することが可能である。このようなトランジスタでも、ソースードレイン間の相対的な磁化の向きによって電流駆動力が変化する。図 3 (A)及び図 3 (B)に、SMOSの理想化された静特性を示す。閾値以下のゲート電圧( $V_{gs}$  <  $V_{th}$ )では、通常のMOSトランジスタの場合と同様にトランジスタはOFF 状態である。これはスピントランジスタの磁化状態に依存しない。閾値以上のゲート電圧を印加すると( $V_{gs}=V_{gs1}>V_{th}$ )、スピントランジスタはONするが、同じゲート電圧を印加した場合あっても、スピントランジスタ内に含まれる 2 つの強磁性体の磁化状態によって流れるドレイン電流  $I_{d}$  は異なる。平行磁化 の場合では大きなドレイン電流  $I_{d}$  ↑が流れ、反平行磁化の場合では小さなド

レイン電流  $I_d \uparrow \downarrow$  しか流れない。以下では、トランジスタの電流駆動力を表す相対的なパラメータを  $\beta$  とする。すなわち、  $\beta=1$  のトランジスタと  $\beta=1$  0 のトランジスタに同じ条件でバイアスを加えた場合に、流れるドレイン電流の比は 1:1 0 である。

### [0031]

次に、ニューロンMOS(以下「νMOS」と称する。)トランジスタについて図2(B)及び図4を参照しつつ説明する。図2(B)に示すように、νMOS(B)は、チャネルが形成されている半導体11に対して形成されたソース13及びドレイン15と、ゲート絶縁膜20を介してフローティングゲート21と、分割された2つのゲート電極17aと17bとを有している。上述のように、νMOSのゲート17a、17bに複数の入力、例えば、図のAとBとがゲート電極とフローティングゲートとの入力容量を介して入力される。この入力容量の大きさを変えることにより入力に重みを付けることができる。ここでは、全ての入力容量が等しい場合を例にして説明する。

### [0032]

### [0033]

対称関数においては、入力信号A、Bは、それぞれ区別する必要がないため、 等しく重み付けされた2入力νMOSを用いることにより効率良く回路群に入力 することができる。また回路群Pと回路群Qとの回路構成として、E/E構成、 E/D構成、CMOS構成のいずれにも適用することができる。

### [0034]

以下に、上記スピントランジスタとッMOSとを用いた本発明の第1の実施の 形態による再構成可能な回路について、論理回路を例として図面を参照しつつ説 明を行う。本実施の形態による論理回路は、エンハンスメント型MOSトランジ スタ及びn型スピントランジスタを用いた論理回路群を主として用いている。

### [0035]

#### 1) NAND/NOR回路

図 5 は、書き換え可能なNAND/NOR回路の構成例を示す図である。図 5 に示すように、書き換え可能なNAND/NOR回路は、論理ゲート段とインバータ段とを有している。論理ゲート段は $\nu$  MOS(Trl)とスピントランジスタ(Tr2、以下「SMOS」と称する。)との直列接続構造を有している。 $\nu$  MOS(Trl)は、2つの入力A及びBを有しており、これらの入力値によりフローティングゲートに印加される電圧 $V_{fg}$ が例えば(A+B)/2の式により求まる。この $\nu$  MOS(Trl)の電流増幅率を $\beta$  nlで表す。A、Bが入力、Voutが出力であり、"0"(Lowレベル、0 V)または"1"(Highレベル、電源電圧 $V_{dd}$ )である。上記 $\nu$  MOS(Trl)は、"0"か"1"かのディジタル入力を、(0、 $V_{dd}$ /2、 $V_{dd}$ )のいずれかの電圧に変換するD—Aコンバータとしての機能を有している。

### [0036]

Tr2がSMOS(トランジスタに $\rightarrow$ を加えることにより一般的なトランジスタと識別している。)であり、一定バイアス $V_b$ が加えられている。その駆動力は、SMOS(Tr2)内に記憶されている磁化状態によって、 $\beta_{n2}=1$ 又は1002 通りをとることができると仮定する。

#### [0037]

SMOS(Tr2)の静特性を図6に実線で示す。 $\nu$ MOS(Tr1)とSMOS(Tr2)とでソースフォロア回路を構成しており、 $\nu$ MOS(Tr1)は  $V_{fg}$ に対応した駆動力で、 $\nu$ MOS(Tr1)とSMOS(Tr2)との接続点である $V_m$ ノードを充電し、SMOS(Tr2)は、その磁化状態に対応した駆

動力で $V_m$ ノードを放電する。この $\nu$  MOS(T r 1)とSMOS(T r 2)とで論理ゲートが構成される。 $\nu$  MOS(T r 1)による負荷曲線(破線で示す)と、この論理ゲートの動作点( $V_0 \sim V_S$ )を図6上に示してある。

### [0038]

これらの動作点( $V_0 \sim V_S$ )で与えられるアナログ電圧  $V_m$ が、図 6 の下方の図に示される特性を有するインバータにより、 $V_{inv}$ を閾値としてディジタル論理レベル"0"又は"1"まで反転増幅され、出力端子  $V_{out}$ に出力される。

表 1 に、 $\beta_{n2}$ と動作点、回路機能の関係を示す。

[0039]

### 【表1】

			$V_{\rm m}$					
$\beta_{n2}$	A	0	0	1	\ \ar	V <sub>out</sub>	·->	機能
	В	0	1	1	( v <sub>n</sub>	の順	(-)	
1	V <sub>0</sub> ( '	"0") V <sub>S</sub>	("1") V <sub>Q</sub>	("1")	"1"	"0"	"0"	NOR
10	V <sub>0</sub> ( '	"0") V <sub>R</sub>	("0") V <sub>P</sub>	("1")	"1"	"]"	"0"	NAND

### [0040]

平行磁化状態における SMOS(Tr2)の  $\beta_{n2}$ =10とする。この場合、A = B = "0"では、ドレイン電流  $I_{d}$ =0である。 $V_{m}$ = $V_{0}$ < $V_{inv}$ であり、A ー Dコンバータの反転増幅を考慮すると、 $V_{out}$ = "1"である。A=B= "1"では、ドレイン電流  $I_{d}$ は、 $I_{d}$ = $\beta_{n1}$ ( $V_{dd}$ - $V_{m}$ - $V_{th}$ ) $^{2}$ / $^{2}$ で表される。 $V_{m}$ = $V_{p}$ > $V_{inv}$ であり、 $V_{out}$ = "0"となる。以上の出力は、SMOS(Tr2)の駆動力  $\beta_{n2}$ に依存しない(平行磁化か反平行磁化かに依存しない)。A又は B= "1"の場合には、ドレイン電流  $I_{d}$ は、 $I_{d}$ = $\beta_{n1}$ ( $V_{dd}$ / $^{2}$ - $V_{m}$ - $V_{th}$ ) $^{2}$ で表される。入力のいずれか一方が"1"であり、 $V_{m}$ はTr2によって放電され、 $V_{m}$ = $V_{R}$ < $V_{inv}$ となり、 $V_{out}$ = "1"であるため、NAND回路となる

### [0041]

反平行磁化状態におけるSMOS(Tr2)の $\beta_{n2}$ =1とする。A=B="0"の場合には、 $V_m=V_0$ < $V_{inv}$ であり、A-Dコンバータの反転増幅を考慮す

ると、 $V_{out}$ = "1"である。A=B= "1"の場合には、 $V_{m}=V_{Q}>V_{inv}$ であり、 $V_{out}=$  "0"となる。以上の出力はSMOS(Tr2)の駆動力 $\beta_{n2}$ に依らない(平行磁化か反平行磁化かには依存しない)。A又はB= "1"の場合には、 $V_{m}$ はTr1に充電されて $V_{m}=V_{S}>V_{inv}$ 、 $V_{out}=$  "0"となりNOR回路として機能する。図 7 は図 5 の回路の真理値表である。

### [0042]

以上、表 1 に示すように、SMO S内の磁化状態により異なる値を取ることができる  $\beta_{n2}$ が 1 であるか或いは 1 0 であるかに基づいて、入力 A 、 B に対する出力  $V_{out}$  として N O R 論理又は N A N D 論理のいずれかを任意に選択することができる。 S MO S の磁化状態は不揮発的に記憶されるため、 1 つの回路において、 N O R 論理又は N A N D 論理のいずれかを選択して機能させることが可能である。 同様の機能を有する回路を通常の C MO S ディジタル回路により構成すると、トランジスタ 1 0 個が必要であり、本実施の形態による回路では 4 個のトランジスタのみにより同様の機能を実現することができるという利点がある。

### [0043]

### 2) NAND/NOR+XNOR

図8(A)を参照しつつ、NAND/NOR+XNORの書き換え可能な回路について説明する。XNORは、A=B="0" 及びA又はB="1" の場合の入出力関係はNORと同じであり、A=B="1" の場合のみ異なり、 $V_{out}="1"$  である。そこで、A=B="1" のとき $V_{out}="1"$  (そのためには $V_{m}="0"$ )となるようにすれば良い。通常のn MOSトランジスタを2つ( $T_{m}="0"$ )となるようにすれば良い。通常のm MOSトランジスタを2つ(m=3、m=4)と、m3、m4)と、m5)からなる回路を追加する。m2 SMOS(m5)は、駆動力の高い状態(m60)と低い状態(m61)と低い状態(m61)と低い状態(m61)と低い状態(m61)と低い状態(m61)と低い状態(m61)と低い状態(m61)と

## [0044]

Tr3、Tr4のソースフォロアは負のレベルシフタであり、A=B="1"の場合のみTr5がONする。その動作を示す図8(B)において、上の図は図8におけるTr3とTr4との動作特性を表しており、これから $V_{in\_n}$ が決まる。実線がTr4の静特性であり、破線がTr3の負荷曲線である。A=B="0

"の動作点VCと、A又はB= "1"の動作点VDとは、共にTr5の閾値よりも小さいためにTr5に電流は流れず、開放と等価である。A=B= "1"の動作点VEのときのみTr5のゲート電圧はその閾値を超えているのでTr5はオンする。尚、閾値がVdd/2より大きなn型SMOSが集積可能であれば、Tr3、Tr4を設けなくても良く、Vfg/ードを直接Tr5のゲートと接続すればよい。このとき、図8(B)の下の図に示すように、 $\beta$ n5=10であれば十分大きな電流(Id\_high)が流れるが、 $\beta$ n5=1であれば電流値(Id\_low)は非常に小さい。

### [0045]

### [0046]

### 【表2】

β <sub>π2</sub>	β <sub>n5</sub>	A B	0 0	V <sub>m</sub> 0	1 1	()	V <sub>out</sub> V <sub>m</sub> の順	<b>-</b> )	機能
1	1	V <sub>0</sub> ("	0") Vs	("1") V <sub>C</sub>	("1")	"1"	"0"	"0"	NOR
10	1	Vo("	0") V <sub>R</sub>		("1")	"1"	"1"	"0"	NAND
1	10	Vo("	0") V <sub>s</sub>		("0")	"1"	"0"	"1"	XNOR
10	10	V <sub>0</sub> ("	0") V <sub>R</sub>	("0") V <sub>V</sub>	("0")	"1"	"1"	"1"	all "1"

### [0047]

図 9 (A)、(B)は、NAND/NOR機能について示す図である。Tr5を、駆動力のない状態( $\beta_{n5}=1$ )にしておけば、流れる電流  $I_{d_low}$ を無視することができ、Tr5(図 8)の部分は開放とみなせる。従って、NAND/NOR機能を保つことができる。

## [0048]

図10(A)、(B)は、XNOR機能について示す図である。Tr5の駆動力を高い状態( $\beta_{n5}$ =10)に、Tr2はNORと同じく $\beta_{n2}$ =1にしておく。A=B="0"、A又はB="1"では、上述のようにTr5は開放と等価なの

でNORと同じ動作を行う。A=B= "1"のときは、Tr5の電流  $I_{d\_high}$ により  $V_m$ が放電されて  $V_m=V_u$  <  $V_{inv}$ 、 $V_{out}=$  "1"となる。さらに、図11 (A), (B) に示すように、 $\beta_{n5}=10$ 、 $\beta_{n2}=10$ としておくと、全ての入力パターンに対して  $V_{out}=$  "1"(all"1")となる。

### [0049]

# 3) NAND/NOR/XNOR+AND/OR/XOR機能

図8の出力端 $V_{out}$ に、さらに1段インバータを追加すると $V_{out}$ の反転が得られる。すなわち、図12に示すように、NAND/NOR/XNORに対してAND/OR/XORとなる。 $V_{out}$ の反転との2つを出力とすることで、NAND/NOR/XNOR+AND/OR/XORおよびall "0"、"1"の全ての2入力対称関数が実現できる回路を構成することができる。この回路全体で必要な素子は、9個のトランジスタと2つの容量である。必要であれば、出力端に $V_{out}$ の反転とから必要な方を選択する回路(パストランジスタ)を加えると1出力となる。表3は、図12に示す回路の機能をまとめたものである。

### [0050]

### 【表3】

β <sub>12</sub>	β <sub>n5</sub>		_	Vout					V <sub>out</sub>			
PILE	Pro	A B	0	1	•	1	A B	0	(	0	1	機能
1	1	"1"	7	"0"	"0"		"0	<b>)</b>	417	447	<del>, ^</del>	NOT OF
10	1	44-173	,	u <sub>1</sub> "	"0"				4-9	<del></del>		NOR/OR
1	10	44177		<u>,, ,, , , , , , , , , , , , , , , , , </u>			"0		<u>"0"</u>	"1"	,	NAND/AND
1	10	-1"		"0"	"1"		"0'	"	41"	"0"	,	XNOR/XOR
10	10	"1"	,	"1"	"1"		"0"	"	"0"	"0"		
		L			<del></del> -							all "1"/all "0"

## [0051]

次に、本発明の第2の実施の形態による再構成可能な論理回路について図面を参照しつつ説明を行う。本実施の形態による論理回路は、エンハンスメント型MOSFETとディプリーション型MOSFETとを用いたいわゆるE/D構成の回路である。E/D構成を用いると、E/E構成に比べて動作曲線が平坦であるため、論理マージンを大きくすることが出来る。

## [0052]

# 1) AND/OR回路

図13から図15までを参照して、ディプリーション型のn型SMOSを用いたAND/OR回路について説明する。図13において、Tr1がディプリーション型のn型SMOSで、 $\beta_{nl}$ =1又は10をとることができるとする。ソースとゲートとが短絡されているため、図14の実線で示す負荷曲線となる。Tr2は $\nu$ MOSであり、その動作を図14に破線で示す。図15(A)及び図15(B)は真理値表である。また、その動作の詳細を表4に示す。

## [0053]

### 【表4】

	$V_{m}$					
0	0	1		$V_{\text{out}}$		機能
0	1	_ 1	(V <sub>n</sub>		<b>=</b> )	
V <sub>O</sub> ("1")	$V_P("0")$	V <sub>Q</sub> ( "0" )	"0"	"1"	"1"	OR
			"0"	"0"	" <sub>1</sub> "	AND
		0 0 0 1 Vo("1") V <sub>P</sub> ("0")	$ \begin{array}{cccccccccccccccccccccccccccccccccccc$	$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$	0     0     1     V <sub>out</sub> 0     1     1     (V <sub>m</sub> の順)       Vo("1")     V <sub>P</sub> ("0")     V <sub>Q</sub> ("0")     "0" "1"	$egin{array}{cccccccccccccccccccccccccccccccccccc$

### [0054]

OR回路として動作させる場合には、 $\beta_{nl}$ =1にしておく。ここで、A=B="0"のとき、動作点 $V_m$ は $V_0$ で出力は "0"となる。A又はB="1"のとき、動作点 $V_m$ は $V_p$ であり、出力は "1"となる。A=B="1"のとき、動作点 $V_m$ は $V_0$ であり出力は "1"である。

## [0055]

AND回路として動作させる場合には、 $\beta_{nl}$ =10にしておく。ここで、A=B="0"のとき、動作点 $V_m$ は $V_0$ であり出力は "0"となる。A又はB="1"のとき、動作点 $V_m$ は $V_R$ であり出力は "0"となる。A=B="1"のとき、動作点 $V_m$ は $V_S$ であり出力は "1"となる。

## [0056]

## 2) AND/OR+XNOR回路

図13に示す回路にXNOR機能を加えた回路を図16に示す。XNORは、A又はB= "0" EA=EB= "1" では入出力関係がEAND Eを与しく、EA=EB=

"0"のとき $V_{out}$ = "1"(そのためには $V_m$ = "0")となる回路が追加される。 $Tr3 \sim Tr5$ までがその追加部分である。図17に示すように、A=B= "0"のときのみTr5がオンする。Tr5はn型SMOSであるが、駆動力 $\beta$  n5の変化はTr1の $\beta$ nlよりも大きくし、 $\beta$ n5=0.5又は50と仮定する。 $\beta$  n5=50であれば、十分大きな電流( $I_{d,high}$ )が流れるが、 $\beta$ n5=0.5であれば電流値( $I_{d,low}$ )は非常に小さい。図18(A)から図20(B)までに、各 $\beta$ における動作点 $V_m$ を示す。実線はTr2とTr5とに流れる電流の和であり、 $I_{d,low}$ は無視できると仮定した。表5に $\beta$ nl、 $\beta$ n5と回路機能の関係をまとめる。

### [0057]

### 【表5】

<u> </u>				V <sub>m</sub>					<del>                                     </del>
$\beta_{n1}$	βns	Α	0	0	1		$V_{out}$		機能
		В	0	<u> </u>	1	7)	V <sub>m</sub> の順	≂)	1000 TO
1	0.5	V	o("l")	V <sub>P</sub> ("0")	V <sub>Q</sub> ("0")	"0"	"1"	<u>"1"</u>	OR
10	0.5	V	o("1")	V <sub>R</sub> ("1")	V <sub>S</sub> ("0")	"0"	"0"	"1"	AND
1	50	V	τ("0")	V <sub>R</sub> ("1")	V <sub>S</sub> ("0")	"1"	"0"	"1"	XNOR
10	50	V	ບ ("0")	V <sub>R</sub> ("0")	V <sub>V</sub> ("0")	"1"	<u>"1"</u>	<u>"1"</u>	all "1"

## [0058]

まず図18を参照してAND/OR機能について説明する。Tr5を、駆動力のない状態( $\beta_{n5}$ =0.5)にしておけば、流れる電流  $I_{d_{low}}$ を無視することができ、この部分は開放とみなせる。そのため、図13に示す回路と同じ回路になり、AND(図18 (C))/OR(図18 (B))機能を保つことができる。次に、XNOR機能について図19 (A)、(B)を参照して説明する。Tr5の駆動力を高い状態( $\beta_{n5}$ =50)にし、Tr2はANDと同じく $\beta_{nl}$ =10にしておく。A=B="1"、A又はB="1"では、上述のようにTr5は開放と等価であるためANDと同じ動作をする。A=B="0"のときは、Tr5の電流  $I_{d_n}$  ( $I_{d_n}$  ( $I_{d_n}$  ( $I_{d_n}$  ( $I_{d_n}$  )  $I_{d_n}$ 

0 Vあるいは V<sub>dd</sub>に近く、論理マージンが大きいことであり、従って、非常にロバストである。

### [0059]

# 3) AND/OR/XNOR+NAND/NOR/XOR機能

図21に示す回路では、出力にインバータ回路が追加されている。この回路の動作の詳細を表6に示す。基本的には図12に示す回路と同様であり、ディプレーション型MOSトランジスタを用いて、Voutとその反転出力とにより全ての2入力対称関数を実現することができる。

### [0060]

### 【表 6】

β <sub>n2</sub>	$\beta_{n5}$	A B	0	V <sub>out</sub> 0	1	A B	0	V <sub>out</sub> 0	1	機能
1	0.5		"0"	"1"	"1"		"1"	"0"	"0"	OR/NOR
10	0.5		"0"	"0"	"1"		"1"	"1"	"0"	AND/NAND
1	50		"1"	"0"	"1"		"0"	"1"	"0"	XNOR/XOR
10	50		"1"	"1"	"1"		"0"	"0"	"0"	ali "1"/all "0"

### [0061]

次に、本発明の第3の実施の形態による再構築可能な論理回路について図面を参照しつつ説明を行う。本実施の形態による論理回路は、CMOS構成をベースとした論理回路である。本発明の実施の形態によると、E/E構成に比べて動作曲線が平坦であるため、論理マージンを大きくすることが出来る上に、低消費電力化が可能である。

### [0062]

これまでに説明した論理回路では、n型SMOSのみを用いている。これに対して、本実施の形態による論理回路では、p型SMOSも用いることにより、上述のように高性能化が可能になる。

## [0063]

### 1) 閾値可変インバータ

図22(A)は、論理閾値が可変のインバータの回路図である。通常のインバ

ータの n MOS を n 型 S MOS に、 p MOS を p 型 S MOS にそれぞれ置き換えた回路である。ここで、それぞれの S MOS の駆動力を  $\beta_{pinv}$  = 1 又は 1 0 とし、  $\beta_{ninv}$  = 1 又は 1 0 とする。図 2 2 (A)に示す回路において、インバータの論理閾値は 3 値をとることができる。例えば、図 2 2 (B)は、  $\beta_{ninv}$  = 1 0 で固定し  $\beta_{pinv}$  = 1 又は 1 0 とし  $V_{in}$  がある値の場合における n と p との両 S MOS の特性を示す図である。入力は一定であるが、出力  $V_{out}$  は、  $\beta_{pinv}$  = 1 のときは  $V_{L}$ で Low レベルであり、  $\beta_{pinv}$  = 1 0 のときは  $V_{H}$  で High レベルである。このように、出力  $V_{out}$  は、 p 型 S MOS の駆動力により異なる。より定量的には以下のように説明できる。

### [0064]

図22(A)に示すインバータ回路は、通常のCMOSインバータと同様であり、論理閾値付近ではpMOSトランジスタ、nMOSトランジスタともに飽和領域で動作している。n及びpの両MOSトランジスタに流れるドレイン電流 I dが等しいという条件で方程式を解くと次式が得られる。

[0065]

### 【数1】

$$V_{inv} = \frac{V_{dd} - |V_{thp}| + V_{thn} \sqrt{\beta_{inv}}}{1 + \sqrt{\beta_{inv}}}, \quad t = t^* \cup \beta_{inv} = \frac{\beta_{ninv}}{\beta_{pinv}}$$

[0066]

ここで、 $V_{\rm dd}=3$ . 3 V、 $V_{\rm thn}=|V_{\rm thp}|=0$ . 5 V とし、論理閾値  $V_{\rm inv}$  を、駆動力の比 $\beta_{\rm inv}=\beta_{\rm ninv}/\beta_{\rm pinv}$ の関数として図2 3 にプロットした。図2 3 に示すように、 $\beta_{\rm inv}=0$ . 1、1、1 0 に対応した3 つの論理閾値をとるこができる。

[0067]

- 2) AND/OR
- 1) に示した閾値可変インバータを用いたAND/OR回路を図24に示す。 図24に示すように、AND/OR回路は、インバータ2段により構成されており、入力側が閾値可変インバータであり、出力側は通常のインバータ(閾値はV

 $inv2=V_{dd}/2$ )である。図24に示す回路の動作特性を図25 (A)及び図25 (B)に示す。実線はTr1の動作特性であり、破線はTr2の動作特性である。これらの回路の動作についての詳細を表7に示す。

[0068]

### 【表7】

				V <sub>m</sub>					
$\beta_{pl}$	$\beta_{n2}$	A	0	0	1		$V_{cut}$		機能
		В	0	1	1	(V <sub>n</sub>	の順	<b>=)</b>	220.0
1	10	L	Vo("1")	V <sub>P</sub> ( "0" )	V <sub>Q</sub> ( "0" )	"0"	"1"	"1"	OR
10	1		V <sub>0</sub> ("l")	V <sub>R</sub> ("1")	V <sub>Q</sub> ( "0" )	"0"	"0"	"1"	AND

[0069]

2-1) OR

図25 (A) 及び図25 (B) を参照してOR回路について説明する。OR回路として機能させる場合には、図24に示す回路において、 $\beta_{p1}=1$ 、 $\beta_{n2}=1$ 0に設定しておく。この回路において、A=B="0"のときには、動作点 $V_m$ は $V_0$ であり出力 $V_{out}$ は"0"である。A又はB="1"のときには、動作点 $V_m$ は $V_p$ であり出力 $V_{out}$ は"1"となる。A=B="1"のとき、動作点 $V_m$ は $V_0$ で出力は"1"である。

[0070]

2-2) AND

図 2 6 (A) 及び図 2 6 (B) を参照してAND回路について説明する。  $\beta_{p1}$  = 10、  $\beta_{n2}$ =1 にしておく。この回路において、A=B= "0" のときには、動作点  $V_m$ は  $V_0$ であり出力  $V_{out}$ は "0" である。A又は B= "1" のときには、動作点  $V_m$ は  $V_R$ であり出力  $V_{out}$ は "0" となる。A=B= "1" のとき、動作点  $V_m$ は  $V_Q$ で出力は "1" である。

尚、図27から図29に示すように、入力側の閾値可変インバータの閾値 V in v1を基準に考えることもできる。以下にその場合の動作について説明する。

[0071]

2-3) OR

図 2 7 に示す回路において、  $\beta_{pl}=1$  、  $\beta_{n2}=1$  0 にしておくと論理閾値は低

くなる。つまり、図28 (A) に示すように $V_{inv1} = V_{inv1\_low} < V_{dd} / 2$ となる。図28 (A) 、 (B) に示すように、A = B = "0" のとき、 $V_{fg} = 0$ であり、 $V_{m} = V_{0} = "1"$ 、 $V_{out} = "0"$  である。A又はB = "1" のとき、 $V_{fg} = V_{dd} / 2 > V_{inv1\_low}$ であり、 $V_{m} = V_{p} = "0"$ 、 $V_{out} = "1"$ 、A = B = "1" のとき、 $V_{fg} = V_{dd}$ であるため、 $V_{m} = V_{Q} = "0"$ 、 $V_{out} = "1"$  となる。

### [0072]

## 2-4) AND

図27に示す回路において、 $\beta_{pl}=10$ 、 $\beta_{n2}=1$ にしておくと論理閾値は高くなる。図29 (A) に示すように $V_{invl}=V_{invl\_high}< V_{dd}$ /2となる。A = B = "0"のとき、 $V_{fg}=0$ であり $V_{m}=V_{0}=$  "1"、 $V_{out}=$  "0"となる。A又はB = "1"のとき、 $V_{fg}=V_{dd}$ /2 <  $V_{invl\_low}$ であり、 $V_{m}=V_{R}=$  "1"、 $V_{out}=$  "0"である。A = B = "1"のとき、 $V_{fg}=V_{dd}$ であり、 $V_{m}=V_{R}=$  "1"、 $V_{out}=$  "0"である。A = B = "1"のとき、 $V_{fg}=V_{dd}$ であり、 $V_{m}=V_{R}=$  "0"、 $V_{out}=$  "0"である。

### [0073]

## 3) AND/OR + XNOR

図30にAND/OR/XNOR回路を示す。動作原理は図16の場合と同様である。XNORは、A=B="1"及びA又はB="1"のときの入出力関係はANDと同じであり、A=B="0"のときのみANDと異なり、 $V_{out}="1"$ (そのためには $V_{m}="0"$ )であればよい。この部分がTr3、Tr4、Tr5(n型SMOS)である。<math>Tr3、Tr4から成るインバータは、閾値Vinv3が $V_{out}="1"$ となり低く設計されている。そのため、A=B="0"のときのみ、 $V_{in_n}="1"$ となり、Tr5がオンする。このTr5は、駆動力 $\beta_{n5}$ の変化がTr1、Tr2のそれより大きく、 $\beta_{n5}=0$ . 5又は50とする。 $\beta_{n5}=5$ 0であれば十分大きな電流( $I_{d_n}$ )が流れるが、 $\beta_{n5}=0$ . 5であれば電流値( $I_{d_n}$ )は非常に小さい(図31の上下の図、参照)。

その詳細な動作について表8に示す。

### [0074]

### 【表8】

					V <sub>m</sub>					
$\beta_{p1}$	β <sub>ri2</sub>	β <sub>n5</sub>	A	0	0	1		$V_{out}$	- [	機能
			В	0	1	1	(V	っつ 傾に	=)	MAG
1	10	0.5		Vo("1")	V <sub>P</sub> ("0")	V <sub>Q</sub> ("0")	"0"	"1"	"1"	OR
10	1	0.5		Vo("1")	V <sub>R</sub> ("1")	V <sub>Q</sub> ("0")	"0"	"0"	" "	AND
1	10	50		V <sub>T</sub> ("0")	V <sub>P</sub> ("0")	V <sub>Q</sub> ("0")	"1"	"1"	" <sub>1</sub> "	all "1"
10	1	50		V <sub>S</sub> ("0")	V <sub>R</sub> ("1")	V <sub>Q</sub> ("0")	"["	"0"	"1"	XNOR

[0075]

3-1)AND/OR(図32(A)、(B)、図33(A)、(B)参照) Tr5を $\beta_{n5}$ = 0. 5に設定すれば、その電流  $I_{d_low}$ を無視することができ、Tr5を開放とみなせるので図24のAND/OR回路と等価になる。

[0076]

3-2) XNOR (図35 (A)、(B) 参照)

Tr5は、 $\beta_{n5}=50$ 、インバータ部分はANDと同じく $\beta_{p1}=10$ 、 $\beta_{n2}=1$ に設定しておく。A=B="1"、A又はB="1"では、上述のようにTr5は開放と等価なのでANDと同じ動作を行う。A=B="0"のときはTr5の  $I_{d_n}$   $I_{d_n}$ 

[0077]

## 4) AND/OR/XNOR+XOR

図36に、 $\dot{A}$ ND/OR/XNOR+XOR回路を示す。XORは、A=B= "1"及びA又はB= "1"のときの入出力関係はORと同じであり、A=B= "1"のときのみ異なり、 $V_{out}=$  "0"である。A=B= "1"のとき $V_{out}=$  "0"(そのためには $V_{m}=$  "1")となるような回路を加えればよい。Tr6、Tr7、Tr8(p型SMOS)を、Tr3、Tr4、Tr5(n型SMOS)と相補的に用いることでXOR機能が加わる。Tr6、Tr7から成るインバータは、閾値 $V_{inv4}$ が $V_{dd}$ /2より高く設計されている。そのため、A=B= "1"のときのみ $V_{in\_p}=$  "0"となり、Tr8がオンする(図37)。

[0078]

このTr 8 は駆動力  $\beta_{p8}$ の変化がTr 1、Tr 2 のそれより大きく、 $\beta_{p8}$  = 0 . 5 又は5 0 とする。  $\beta_{p8}$  = 5 0 であれば、十分大きな電流( $I_{d\_high}$ )が流れるが、 $\beta_{p8}$  = 0 . 5 であれば電流値( $I_{d\_low}$ )は非常に小さい。図 3 8 (A) , (B)及び図 3 9 (A),(B)に $\beta_{p8}$  = 5 0、 $\beta_{n5}$  = 0 . 5 のときの動作点  $V_m$  を示す。実線は、TR 1 と T r 8 に流れる電流の和であり、破線はT r 2 と T r 5 に流れる電流の和である。尚、 $I_{d\_low}$ は無視した。

その動作の詳細を表9に示す。

[0079]

### 【表9】

						V <sub>m</sub>		<del></del>			
$\beta_{pl}$	β <sub>n2</sub>	β <sub>n5</sub>	$\beta_{p8}$	A	0	0	1		$V_{out}$		機能
				В	0	1	1	(v		<u>-</u> )	
1	10	0.5	0.5		"1"	"()"	"0"	"()"	"1"	"1"	OR
10	1	0.5	0.5		"1"	"1"	"0"	"0"	"0"	"1"	AND
1	10	50	0.5		<b>"</b> 0"	"0"	"0"	"1"	<b>"</b> 1"	"1"	all "1"
10	1	50	0.5		<b>"</b> 0"	"1"	"0"	"1"	"0"	"1"	XNOR
1	10	0.5	50	Vo(	"1")	V <sub>P</sub> ("0")	V <sub>T</sub> ("1")	"0"	"1"	"0"	XOR
10	1	0.5	50	Vo(	"1")	V <sub>R</sub> ("1")	V <sub>U</sub> ("1")	"0"	"0"	"0"	all "0"

### [0080]

## 4-1) AND/OR/XNOR

図36の回路において、 $Tr8を駆動力のない状態(<math>\beta_{p8}=0.5$ )にしておけば、Tr8に流れる電流を無視することができ、Tr8の部分は開放とみなせる。そのため図30の回路と等価で、 $\beta_{pl}$ 、 $\beta_{n2}$ 、 $\beta_{n5}$ を変えることでAND/OR/XNOR機能を持たせることができる。

### [0081]

# 4-2) XOR (図38 (A)、(B))

 $T\ r\ 8$ は $\beta_{p8}=5$ 0であり、その他はORと同じく $\beta_{p1}=1$ 、 $\beta_{n2}=1$ 0、 $\beta_{n5}=0$ . 5に設定しておく。A=B="0"、A又はB="1"では、上述のようにTR 8は開放でありORと同じ動作をする。A=B="1"のときは、Tr 8の  $I_{dhigh}$ により  $V_{m}$ が充電され、 $V_{m}=V_{T}>V_{inv}$ 2、 $V_{out}="0"$ となる。さらに、 $\beta_{p1}=1$ 0、 $\beta_{n2}=1$ 、 $\beta_{n5}=0$ . 5、 $\beta_{p8}=5$ 0にしておくと、全

ての入力パターンに対してVout= "0"となる(図39(A)、(B))。 【0082】

# 5) AND/OR/XNOR/XOR+NAND/NOR

図12と同様に図30の回路の出力にインバータをいれても良いが、ここでは別の方法について説明する。図36に示す回路中、Tr5は、A=B="0"の場合のみ機能し、 $V_m="0"$ とする。また、Tr8は、A=B="1"のときのみ機能し、 $V_m="1"$ とする。これを考慮すると、NAND/NORは、図36の回路のままでも実現できる。回路中の素子数は、NAND/NORは、図 NAND/NORは、図 NAND/NORは、区 NAND/NORは、区 NAND/NOR NAND/NOR

### [0083]

図 3 6 に示す回路において、 $\beta_{n5}=\beta_{p8}=5$  0 の場合の負荷曲線を図 4 0 及び図 4 1 に示す。その動作を表 1 0 にまとめる。

[0084]

## 【表10】

					V <sub>m</sub>		Γ			]
$\beta_{pI}$	β <sub>n2</sub>	β <sub>n5</sub>	β <sub>p8</sub>	A 0	0	1		$V_{out}$		機能
				B 0	1	1	ا م	』。 か順に	Ξ)	
1	10	0.5	0.5	"1"	"0"	"0"	"0"	"1"	"1"	OR
10	1	0.5	0.5	"1"	"1"	"0"	"0"	"0"	"1"	AND
1	10	<i>5</i> 0	0.5	"0"	"0"	"0"	"1"	"1"	"1"	all "1"
10	1	50	0.5	"0"	"1"	"0"	"1"	"0"	u <sub>1</sub> 77	XNOR
1	10	0.5	50	"1"	"0"	4177	"0"	"1"	<del>"</del> 0"	
10	ı	0.5	50	"1"	"1"	4177	"0"	"0"	<u>"0"</u>	XOR
1	10	50	50	V <sub>T</sub> ("0")	V <sub>P</sub> ("0")	V <sub>U</sub> ("1")	<i>u</i> <sub>1</sub> <i>n</i>	<u> </u>		all "0"
10	1	50	50				1	1	"0"	NAND
		50	30	V <sub>S</sub> ("0")	V <sub>R</sub> ("1")	V <sub>V</sub> ("1")	"1"	"0"	"0"	NOR

### [0085]

## 5-1) AND/OR

 $\beta_{\rm n5}=0$ . 5、 $\beta_{\rm p8}=0$ . 5とすると、Tr5、Tr8とも開放なので、図24の回路と等価である。

5-2) XNOR

 $\beta_{n5}=50$ 、 $\beta_{p8}=0$ . 5とすると、Tr8が開放なので、図30の回路と等価である。

5-3) XOR

 $eta_{n5}$ = 0.5、 $eta_{p8}$ = 50とすると、図38 (A)、(B)と等価でXORになる。

5-4) NAND (図40 (A)、(B) 参照)

 $eta_{pl}=1$ 、 $eta_{n2}=1$ 0、 $eta_{n5}=5$ 0、 $eta_{p8}=5$ 0とする。A=B= "0" のとき、Tr5により放電されて $V_m=V_T$ < $V_{inv2}$ であり、 $V_{out}=$  "1"、A又は B= "1"のとき、 $V_m=V_p$ < $V_{inv2}$ であるため、 $V_{out}=$  "1"となる。A=B= "1"のとき、Tr8により充電されて $V_m=V_u$ > $V_{inv2}$ であり、 $V_{out}=$  "0"となる。

5-5) NOR (図41 (A), (B) 参照)

 $\beta_{p1}=10$ 、 $\beta_{n2}=1$ 、 $\beta_{n5}=50$ 、 $\beta_{p8}=50$ とする。A=B="0" のとき、Tr5により放電されて $V_m=V_S$ < $V_{inv2}$ なので、 $V_{out}="1"$ 、A又は B="1" のとき、 $V_m=V_R>V_{inv2}$ なので、 $V_{out}="0"$  である。A=B="1" のとき、Tr8により充電されて $V_m=V_V>V_{inv2}$ なので、 $V_{out}="0"$  である。

### [0086]

次に、本発明の第4の実施の形態による第2のCMOS構成の論理回路について図面を参照しつつ説明を行う。本実施の形態による論理回路においては、閾値可変インバータを出力段のインバータに用いて書き換え可能な論理回路を構成する。論理閾値 $V_{inv}$ は2値(これを $V_{inv}$ high、 $V_{inv}$ lowとする)で十分であり、通常のnMOSとp型SMOSとを含むインバータを用いる。このインバータは、アナログ電圧(以下に述べる"1/2")をディジタル論理レベル("0" または"1")まで増幅するA-Dコンバータとしての機能を有する。本発明の実施の形態によると、1種類のスピントランジスタのみを用いれば良いため構造が簡単になる。

[0087]

## 1) NAND/NOR

図42は、本実施の形態によるNAND/NOR回路の構成例を示す図である。図5に示す回路との相違点は、 $V_m$ の値をSMOSによって変えるのではなく、インバータで論理レベルまで増幅する際の閾値を変えることである。すなわち、図43に示すように、図42に示す論理回路の負荷曲線( $\nu$ MOSの特性)は1本であり、動作点は $V_0$ 、 $V_P$ 、 $V_Q$ のみであるが、論理閾値 $V_{inv}$ を、A又はB="1"のときの動作点 $V_P$ より上( $V_{inv}$ \_high)にするか、 $V_P$ より下( $V_{inv}$ \_low)にするかにより動作点を変えて機能を変更する。この $V_{inv}$ \_lowと $V_{inv}$ \_highの間の領域を"1/2"とする。図44に真理値表を、表11に上記回路の詳細な動作を示す。

[0088]

### 【表11】

	}		V <sub>m</sub>					
$V_{inv}$	A	0	0	1		$V_{out}$	- 1	機能
<del></del>	В	0	1	1	(V,	mの順:	<b>=</b> )	
V <sub>inv_low</sub>	$v_0$	( "0" )	$V_P("1/2")$	V <sub>Q</sub> ( "1" )	"1"	"0"	"0"	NOR
Vinv_high	$v_{o}$	("0")	V <sub>P</sub> ("1/2")	Vo( "1" )	"1"	"1"	"0"	NAND

### [0089]

A=B= "0" の場合、 $V_m=V_0 < V_{inv\_low}$ 、 $V_{inv\_high}$ であり、インバータにより $V_{out}=$  "1" となる。A=B= "1" の場合には、 $V_m=V_Q < V_{inv\_low}$  ow、 $V_{inv\_high}$ であり、インバータにより $V_{out}=$  "0" となる。尚、以上の出力は、インバータの論理閾値 $V_{inv}$ に依存しない。A又はB= "1" の場合には、 $V_{inv\_low} < V_P < V_{inv\_high}$ であり、 $V_{inv} = V_{inv\_low}$ であれば $V_{out}=$  "0" であるためNOR回路に、 $V_{inv} = V_{inv\_high}$ であれば、 $V_{out}=$  "1" であるためNOR回路になる。

## [0090]

## 2) NAND/NOR+XOR

図45にNAND/NOR+XNOR回路を示す。図46にその動作点を示す。この動作原理は図7~図11と同様であり、NORにおいて、A=B= "1"のとき $V_{out}$ = "1"(そのためには $V_{m}$ = "0")とする回路が $T_{m}$  Tr5(n型SMOS)である。この $T_{m}$  Tr5(n型SMOS)である。この $T_{m}$  Tr5(n型SMOS)である。

0)と低い状態( $eta_{n5}$ = 1)がある。その動作の詳細について表12に示す。 【0091】

### 【表12】

				V <sub>m</sub>					
V <sub>irry</sub>	$\beta_{n5}$	Α	0	0	1		$V_{out}$		機能
		В	0	1	1	(V	一の順に	n	
V <sub>inv_low</sub>	1		Vo("0")	V <sub>P</sub> ("1/2")	V <sub>Q</sub> ("1")	"1"	"0"	"0"	NOR
V <sub>inv_high</sub>	1		Vo("0")	V <sub>P</sub> ("1/2")	V <sub>Q</sub> ("1")	"1"	"1"	"0"	NAND
Vinv_low	10		Vo("0")	V <sub>P</sub> ("1/2")	V <sub>R</sub> ("0")	"]"	"0"	1177	XNOR
V <sub>inv_high</sub>	10		Vo("0")	V <sub>P</sub> ("1/2")	V <sub>R</sub> ("0")	"1"	"1"	"1"	all "1"

### [0092]

# 2-1) NAND/NOR (図47 (A) 、 (B) 参照)

図45において、Tr5を $\beta_{n5}$ =1の状態にすれば、そのドレイン電流  $I_{d_n}$ lowを無視することができるため開放とみなせ、図42のNAND/NOR回路と等価になる。

# 2-2) XNOR (図48 (A)、(B) 参照)

図45においてTr5を $\beta_{n5}$ =10、インバータの閾値をNORと同じく $V_{in}$   $V_{low}$ としておく。A=B= "0"、A又はB= "1" では、上述のようにTr5は開放と等価なのでNORと同じ動作をする。A=B= "1" のときはTr5の  $I_{d}$   $I_{$ 

## [0093]

# 3) NAND/NOR/XNOR + XOR

NAND/NOR/XNOR/XOR回路を図49に示す。XORは、A=B = "1"及びA又はB= "1"のときの入出力関係はNANDと同じで、A=B = "0"のときのみ異なり、 $V_{out}$ = "0"である。A=B= "0"のとき、 $V_{out}$ = "0"(そのためには $V_{m}$ = "1")となるような回路を加えればよい。p型のTr6、Tr7、Tr8(p型SMOS)を、n型のTr3、Tr4、Tr5(n型SMOS)と相補的に用いることでXOR機能が加わる。このTr8は、駆動力の高い状態( $\beta_{p8}$ =1)とがある。Tr6、

Tr7のソースフォロアは正のレベルシフタであり、A=B="0" の場合のみ Tr8がオンする。

# [0094]

図50は、Tr6と Tr7の動作特性を表しており、これから $V_{in\_p}$ が決まる。 A=B= "1"の動作点 $V_D$ 、A又はB= "1"の動作点 $V_E$ は共にTr8の閾値より大きいので電流は流れず、開放と等価である。A=B= "0"の $V_F$ のときのみTr8がオンする。(閾値が $V_{dd}$ /2より大きなp型SMOSが集積可能であればTr6、Tr7は不必要で、 $V_{fg}$ ノードを直接Tr8のゲートと接続すればよい。) $\beta_{p8}=1$ 0であれば、十分大きな電流 $I_{d\_high}$ が流れるが、 $\beta_{p8}=1$ であれば、電流値( $I_{d\_low}$ )は非常に小さい。図51に $\beta_{p8}=1$ 0、 $\beta_{n5}=1$ のときの動作点 $V_m$ を示す。実線はTr1とTr8に流れる電流の和であり、図51中 $I_{d\_low}$ は無視した。

# [0095]

その動作の詳細を表13に示す。

[0096]

# 【表13】

					V <sub>m</sub>					
Vinv	βnő	$\beta_{p8}$	Α	0	0	1		$V_{out}$		機能
			В	0	1	1	(V,	の順	<b>=</b> )	3,4.0
V <sub>mv_low</sub>	1	1	<u> </u>	"0"	"1/2"	"1"	"]"	"0"	"0"	NOR
Vinv_high	1	11		"0"	"1/2"	"1"	"1"	"1"	"0"	NAND
V <sub>inv_low</sub>	10	1		"0"	"1/2"	"0"	"1"	"0"	"1"	XNOR
Viny high	10	1		"0"	"1/2"	"0"	"1"	"1"	"1"	all "1"
V <sub>inv_low</sub>	1	10		Vo("1")	V <sub>P</sub> ("1/2")	V <sub>0</sub> ("1")	"0"	"0"	"0"	all "0"
$V_{inv\_high}$	_1	10		V <sub>O</sub> ("1")	V <sub>P</sub> ("1/2")	V <sub>Q</sub> ("1")	"0"	"1"	"0"	XOR

# [0097]

# 3-1) NAND/NOR/XNOR

Tr8を、駆動力のない状態( $\beta_{p8}=1$ )にしておけば、Tr8に流れる電流を無視でき、この部分は開放とみなせる。そのため図 45の回路と等価であり、  $\beta_{n5}$ と  $V_{inv}$ のみ変えることで NAND /NOR /XOR 機能を保つことができる。

# 3-2) XOR

Tr8は $\beta_{p8}$ =10、インバータの閾値はNANDと同じく $V_{inv\_high}$ 、Tr5は開放となるよう $\beta_{n5}$ =1としておく。A=B="1"、A又はB="1"では上述のようにTr8は開放であるためNANDと同じ動作をする。A=B="0"のときはp型SMOSにより $V_m$ が充電され、 $V_m=V_0>V_{inv\_high}$ 、 $V_{out}="0"$ となる。さらに、 $\beta_{p8}$ =10、 $V_{inv\_low}$ としておくと、全ての入力に対して $V_{out}="0"$ となる。

# [0098]

# 4) NAND/NOR/XNOR/XOR + OR/AND

図49の回路中、Tr5はA=B="1"のときのみ機能し、 $V_m="0"$ とする。また、Tr8はA=B="0"のときのみ機能し、 $V_m="1"$ とする。これを考えると、OR/ANDは図49の回路のままで実現できる。回路中のデバイス数はトランジスタ10と、キャパシタ2である。図49の、 $\beta_{n5}=\beta_{p8}=10$ の負荷曲線を図51(A)に示す。図36の回路は駆動力の変化率が異なる2種類のSMOS(Tr1とTr2では例えば10倍、Tr5とTr8では例えば100倍程度の変化率)を集積する必要があったが、図49の回路では1種類のSMOSのみでよい。

その動作を表14にまとめる。

[0099]

【表14】

					$V_{\rm m}$					
Vinv	$\beta_{nS}$	$\beta_{p8}$	A	0	0	1		$V_{out}$		機能
			B	0	1	1	(V	」の順	<b>-</b> )	INGILL
Viny low	I	11	┷	"0"	"1/2"	"1"	"1"	<b>"0"</b>	"0"	NOR
Vinv high	1	1		"0"	"1/2"	« <sub>1</sub> »	<b>"1"</b>	"1"	"0"	NAND
Viny low	10	1		"0"	"1/2"	"0"	"1"	"0"	"1"	XNOR
Vinv_high	10	1		"0"	"1/2"	"0"	"1"	"1"	14177	all "1"
Viny low	1	10		"1"	"1/2"	«j"	"0"	"0"	"0"	all "0"
Vinv_high	1	10		"1"	"1/2"	"]"	"0"	"1"	"0"	XOR
V <sub>inv_low</sub>	10	10		V <sub>O</sub> ("1")	V <sub>P</sub> ("1/2")	V <sub>R</sub> ("0")	"0"	<u>"0"</u>	"1"	AND
Vinv high	10	10		V <sub>O</sub> ("1")	V <sub>P</sub> ("1/2")	V <sub>R</sub> ("0")	"0"	"1"	<i>u</i> <sub>1</sub> ,,	OR

[0100]

4-1) NAND/NOR

 $eta_{n5}=1$ 、 $eta_{p8}=1$ とすると、T r 5 、T r 8 とも開放なので、図 4 2 の回路と等価であり、 $V_{inv\_low}$ でNOR、 $V_{inv\_high}$ でNANDである。

# 4-2) XNOR

 $\beta_{n5}$ =10、 $\beta_{p8}$ =1、 $V_{inv\_low}$ とするとTr8が開放なので、図48の状態と等価でありXNORとなる。

# 4-3) XOR

 $eta_{n5}$ = 1、 $eta_{p8}$ = 10、 $V_{inv\_high}$ とすると、図15(B)の状態と等価でXNORとなる。

# 4-4) AND/OR

図49の回路で $\beta_{n5}$ =10、 $\beta_{p8}$ =10とする(図52(A)、(B)参照)。 A=B= "0"のとき、Tr8により充電されて $V=V_0>V_{inv\_low}$ 、 $V_{inv\_high}$ なので、 $V_{out}$ = "0" A=B= "1"のとき、Tr5により放電されて $V_m=V_0<V_{inv\_low}$ 、 $V_{inv\_high}$ なので、 $V_{out}$ = "1"である。A又はB= "1"のとき、Tr5、Tr8とも開放なので、図42と等価になる。 $V_{inv\_low}<V_0<V_{inv\_high}$ なので、 $V_{inv}=V_{inv\_low}$ であれば $V_{out}$ = "0"でAND回路に、 $V_{inv}=V_{inv\_high}$ であれば、 $V_{out}$ = "1"でOR回路になる。

尚、第4の実施の形態による回路の場合、各回路図におけるTr1とTr2は同じ導電型であればn型又はp型のいずれでも良い。

# [0101]

以上、本発明の各実施の形態による論理回路は、不揮発に電流駆動力を可変できるスピントランジスタと2入力のνMOSを含み、少素子数かつ、不揮発の再構成可能な2入力対称関数を実現することができる。本回路は少素子数で構成できるため、セル面積の小型化が可能で、高速・低消費電力動作が期待できる。従って、開発サイクルの短い集積回路の製造に迅速かつ低コストで対処することができる。

# [0102]

以上、本発明の実施の形態による論理回路について説明したが、本発明はこれらに制限されるものではない。その他、種々の変更、改良、組み合わせが可能なことは当業者に自明であろう。

ページ: 37/

# [0103]

# 【発明の効果】

本発明の論理回路を用いると、少数の素子により構成された回路により、不揮発で再構成可能な2入力の対称関数を実現することができる。本回路は少素子数で構成できるため、セル面積の小型化が可能で、高速・低消費電力動作が期待できる。従って、開発サイクルの短い集積回路の製造に迅速かつ低コストで対処することができるという利点がある。

# 【図面の簡単な説明】

### 【図1】

本発明に係る回路の基本構成を示すブロック図である。

#### 【図2】

本発明の実施の形態に用いるスピントランジスタ (A) と、 $\nu$  MOS (B) の構造例を示す図である。

# 【図3】

図2(A)に示すスピントランジスタの静特性を示す図であり、図3(A)はソース接地のドレイン電流ードレイン電圧特性を示す図であり、図3(B)はドレイン電流のゲート電圧依存性を示す図である。

# 【図4】

図2(B)に示すνMOSトランジスの静特性を示す図である。

# 【図5】

本発明の実施の形態によるNAND/NOR回路の構成例を示す図である(E /E構成)。

# 【図6】

図5に示す回路の動作を示す図である。

#### 【図7】

図5に示す回路の真理値表である。

### 【図8】

図8(A)は、本発明の実施の形態によるNAND/NOR/XNOR回路の構成例を示す図であり、図8(B)は、Vin\_nの動作点を示す図である。

# 【図9】

図9(A)は、図8(A)に示す回路の第1の動作を示す図であり、図9(B)は、図9(A)の真理値表である。

#### 【図10】

図10(A)は、図8(A)に示す回路の第2の動作を示す図であり、図10(B)は、図10(A)の真理値表である。

# 【図11】

図11(A)は、図8(A)に示す回路の第3の動作を示す図であり、図11(B)は、図11(A)の真理値表である。

#### 【図12】

全ての2入力対称関数が再構成可能な回路の回路構成を示す図である。

#### 【図13】

本発明の実施の形態による AND/OR回路の構成例を示す図である(E/D 構成)。

# 【図14】

図13に示す回路の動作を示す図である。

### 【図15】

図15(A)及び(B)は、図13に示す回路の真理値表である。

#### 【図16】

本発明の実施の形態によるAND/OR/XNOR回路の構成例を示す図である。

#### 【図17】

図16に示す回路のVin\_nの動作点を示す図である。

#### 【図18】

図18 (A) は、図16 に示す回路の第1の動作を示す図であり、図18 (B)、図18 (C) はその真理値表である。

# 【図19】

図19(A)は、図16に示す回路の第2の動作を示す図であり、図19(B)はその真理値表である。

#### 【図20】

図 20 (A) は、図 16 に示す回路の第 3 の動作を示す図であり、図 20 (B) はその真理値表である。

#### 【図21】

本実施の形態による全ての2入力対称関数が再構成可能な回路の回路構成を示す図である。

#### 【図22】

図22(A)は、本発明の実施の形態による閾値可変インバータの回路構成を示す図であり、図22(B)はその動作例を示す図である(第1のCMOS構成)。

#### 【図23】

通常のCMOSインバータの閾値をpMOSの $\beta$ とnMOSの $\beta$ との比の関数としてプロットした図である。

#### 【図24】

本実施の形態によるAND/OR回路の回路構成例を示す図である。

#### 【図25】

図24に示す回路の第1の動作(図25(A))と、真理値表(図25(B))である。

#### 【図26】

図24に示す回路の第2の動作(図26 (A)) と、真理値表(図26 (B) ) である。

#### 【図27】

本実施の形態によるAND/OR回路の回路構成例を示す図であり、図24に対応する図である(但し、以下においては、入力側の可変閾値インバータを基準に考える)。

#### 【図28】

図 28 (A) は、図 27 における可変閾値インバータの特性を示す図であり、図 28 (B) は真理値表である。

#### 【図29】

図28(A), (B) に対応する図であり、閾値を変化させた場合の動作と真理値表を示す図である。

【図30】

本実施の形態によるAND/OR/XNOR回路の回路構成例を示す図である

【図31】

0

図30に示す回路のVin\_nの動作点を示す図である。

【図32】

図32(A)は、図30に示す回路の第1の動作を示す図であり、図32(B)は真理値表である。

【図33】

図33(A)は、図30に示す回路の第2の動作を示す図であり、図33(B)は真理値表である。

【図34】

図34(A)は、図30に示す回路の第3の動作を示す図であり、図34(B)は真理値表である。

【図35】

図35 (A) は、図30 に示す回路の第4 の動作を示す図であり、図35 (B) は真理値表である。

【図36】

本発明の実施の形態によるAND/OR/XOR/XNOR回路の構成例を示す図である。

【図37】

図36に示す回路のVin\_pの動作点を動作を示す図である。

【図38】

図38(A)は、図36に示す回路の第1の動作を示す図であり、図38(B)はその真理値表である。

【図39】

図39 (A) は、図36に示す回路の第2の動作を示す図であり、図39 (B

ページ: 41/

)はその真理値表である。

【図40】

図40(A)は、図36に示す回路の第3の動作を示す図であり、図40(B

)はその真理値表である。

【図41】

図41(A)は、図36に示す回路の第4の動作を示す図であり、図41(B

)はその真理値表である。

【図42】

図42は、本発明の実施の形態によるNAND/NOR回路の回路構成を示す 図である(第2のCMOS構成)。

【図43】

図42に示す回路の動作点とインバータの特性を示す図である。

【図44】

図42に示す回路の真理値表である。

【図45】

本実施の形態によるNAND/NOR/XNOR回路の回路図である。

【図46】

図45に示す回路のVin\_nの動作点を示す図である。

【図47】

図47 (A) は図45 に示す回路の第1の動作を示す図であり、図47 (B) は、その真理値表である。

【図48】

図48(A)は図45に示す回路の第2の動作を示す図であり、図48(B)は、その真理値表である。

【図49】

本実施の形態によるNAND/NOR/XNOR/XOR回路の回路図である

【図50】

図49に示す回路のVin\_pの動作点を示す図である。



# 【図51】

図51(A)は図49に示す回路の第1の動作を示す図であり、図51(B)は、その真理値表である。

#### 【図52】

図 5 2 (A) は図 4 9 に示す回路の第 2 の動作を示す図であり、図 5 2 (B) は、その真理値表である。

# 【図53】

図53(A)は、任意の関数を実現できるLUTと記憶素子とからなる小規模の論理ブロックをマトリックス状に配置し、そのブロック同士をスイッチ(例えばパストランジスタ)により変更可能な配線で接続する回路であり、図53(B)は、LUTと同期をとるためのフリップフロップ(FF)からなる回路であり、図53(C)は、2入力対称関数が実現できるLUT回路の例である。


#### 【図54】


2入力対称関数が実現可能な論理回路の構成例を示す図である。

# 【符号の説明】

1…半導体、3…FM (FS) ソース電極、5…FM (FS) ドレイン電極、7 …ゲート電極、11…ゲート絶縁膜、13…ソース、15…ドレイン、17a、 17b…ゲート電極、21…フローティングゲート。 【書類名】 図面


【図1】






【図2】


(A)



B 17b 17a A B 17b フローティングゲート Vfg=(A+B)/2 21 ゲート絶縁膜 20 ドレイン 15


【図3】






(A)


【図4】



【図5】



【図6】





- (1)  $Id = \frac{\beta n I}{2} (Vdd-Vm-Vth)^2$
- (2)  $Id = \frac{\ln I}{2} \left( \frac{Vdd}{2} \cdot V m V i h \right)^2$
- (3) Id=0

【図7】

	Vout	-	<del></del>	0	
βn2=10	Vm	ΛO	VR	VP	- NAND
Э	В	0	<del>purd</del>		Ž
	₹	0	0	-	
	Vout	1	0		
βn2=1	Vm	OA	SA.	λQ	NOR
βι	æ	0			<u>-</u>
	₹	0	0		-

【図8】






【図9】

		Vout	_		O		
	βn2=10	Vm	0 2	V.R.	Α.Υ.	NAND	
	Z	ф	0		-	- X	
	•	4	0	0		_	
(B)		Vout	1	0	0		
	βn2=1	Vm	0/	NS.	δΛ	NOR	
	Bn.	Ø	0			_ Z	
		¥	0	0		-	
(A)	Id of Tr1, (Tr2+Tr5) A=B="1"	A or B="1"   Rn?=10		VR.	N SA	"0" Vinv "1" Vm	βn5=1,bn2=1 or 10

出証特2004-3036685

【図10】


	Vout		0	٦	
(B)	Vm	0/	NS.	n A	XNOR
	Ω.	0			
	Ч	0	0	Н	




【図11】

(B)		A B Vm Vout	0 0 VO 1	0 1 VR 1	1 1 W 1	all " <sub>1</sub> "			
5)			spired striction (strict			Vm	βn5=10, βn2=10		
(A)	Id of Tr1, (Tr2+Tr5)	A=B= "1" A or B= "1"	WW.	A=B= "0"	and	Vo y vin "1" "1"			


【図12】



【図13】




【図14】




【図15】


			(A)		(B)					
βn1=1					βn1=10					
			Vm	i .	A	В	Vm	Vout		
•	0	0	VO	"0"	0	0	VO	"0"		
	0	1	VP	"1"	0	1	VR	"0"		
	1	1	VO VP VQ	"1"	1	1	VO VR VS	44 g 27		
		•	İ	i						
			OR			Al	MD (IV			

図16]




【図17】






【図18】




【図19】


	Vout	1	0	H	
(B)	νш	VŢ	Y.	NS.	XNOR
O	æ	0		H	~
	Ą	0	0		




【図20】




【図21】




【図22】










【図24】



【図25】

$\widehat{\mathbf{x}}$	Vm Vout	"0"	"T"	х т-т	_	
(B)		<u>%</u>	VP	ΛŐ	<b>.</b>	
	щ	0 0	-	<b>-</b>	_	
•	≪	0	0			
(A)		A or B= "1"	A=B= "0"	No.	The second contract	βp1=1, βn2=10

ζ

【図26】

(B)

A B Vm Vout

O 0 VO "0"

O 1 VR "0"

1 1 VQ "1"

AND

Id

A=B= "1"

A or B= "1"

A=B= "0"

A=B= "0"

VR

VI

VI

VI


VIIIV2

"1"


VIIIV2


βp1=10, βn2=1

【図27】





【図28】






【図29】






【図30】




【図31】

Id of Tr3, Tr4



【図32】



【図33】

Vm | Vout "0<sub>"</sub> "0<sub>"</sub> (g)8 VR Š AND 0 മ 0 0 βp1=10, βn2=1, βn5=0.5 γ Vinv2 A or B= "1" A=B= "1" A=B= "0" Id of Tr1, (Tr2+Tr5) V.O


【図34】

(B)		A B Vm Vout	0 0 VT "1"	0 1 VP "1"	1 1 40 "1"	all " <sub>1</sub> "	-50
(A)	r2+Tr5)	where there exists exists exists $\eta = 0$ , $\eta = 0$	A or B= "1"	7 A=B= "0"	V	Vinv2 "1" Vinv2 "1"	βp1=1, βn2=10, βn5=50
	Id of Tr1, (Tr2+Tr5)	-		nigh	4 =	√ VQ	

【図35】


Vout ٧m X. Š ΛS XNOR (B) B 0 0 0 βp1=10, βn2=1, βn5=50 Vinv2 A or B= "1" A=B= "0" Id of Tr1, (Tr2+Tr5) VS Id\_high

【図36】




【図37】


Id of Tr6, Tr7




【図38】




【図39】




【図40】




【図41】



【図42】




# 【図43】



【図44】


			•	vout						
	A	В	B Vm	Vinv_low	Vinv_high					
•	0	0	0 V0	1	1					
	0	1	1 VP	0	1 .					
	1	I	I VQ	. 0	0					
			•	NOR	NAND					

【図45】




【図46】


Id of Tr3, Tr4




【図47】



【図48】




【図49】




【図50】

Id of Tr6, Tr7




【図51】




出証特2004-3036685


【図52】



【図53】











#### 【要約】

【課題】 再構成可能な回路を構成する素子数を低減する。

【解決手段】 CMOS構成による再構成可能な論理回路である。スピントランジスタTr1、Tr2、Tr5、Tr8の伝達特性を変化させて動作点を移動させることでAND/OR/XOR/NAND/NOR/XNOR/ "1" / "0"の全2入力対称関数が再構成可能である。少素子数で構成できるため、セル面積の小型化が可能で、高速・低消費電力動作が期待できる。

【選択図】 図36





書類名】

出願人名義変更届(一般承継)

【提出日】 【あて先】 平成15年10月31日 特許庁長官 殿

【事件の表示】 【出願番号】

特願2003- 86499

【承継人】

【識別番号】

503360115

【住所又は居所】 【氏名又は名称】 埼玉県川口市本町四丁目1番8号 独立行政法人科学技術振興機構

【代表者】 【連絡先】 沖村 憲樹

登記簿謄本 1

〒102-8666 東京都千代田区四番町5-3 独立行政法 人科学技術振興機構 知的財産戦略室 佐々木吉正 TEL 0

3-5214-8486 FAX 03-5214-8417

【提出物件の目録】

【物件名】

権利の承継を証明する書面 1

【援用の表示】 平成15年10月31日付提出の特第許3469156号にかか

る一般承継による移転登録申請書に添付のものを援用する。

【物件名】

【援用の表示】

平成15年10月31日付提出の特第許3469156号にかかる一般承継による移転登録申請書に添付のものを援用する。

出証特2.004-3036685



特願2003-086499

### 出願人履歴情報

識別番号

[396020800]

1. 変更年月日

1998年 2月24日

[変更理由]

名称変更

住 所

埼玉県川口市本町4丁目1番8号

氏 名 科学技術振興事業団



特願2003-086499

出願人履歷情報

識別番号

[503360115]

1. 変更年月日 [変更理由]

2003年10月 1日 新規登録

住 所 氏 名 埼玉県川口市本町4丁目1番8号 独立行政法人 科学技術振興機構

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
C covers

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.